

Quartus II 简明操作指南

在前面的实验里，我们所有的实验都是基于这样一个观点，即将一个数字系统划分成合适利用已有的中小规模数字集成电路的功能的模块，然后将这些集成电路通过外部引线连接起来。现在开始我们将研究用可编程逻辑器件(PLD/FPGA)来进行数字系统设计。

可编程逻辑器件是一种大规模的集成电路，其内部预置了大量易于实现各种逻辑函数的结构，同时还有一些用来保持信息或控制连接的特殊结构，这些保持的信息或连接确定了器件实现的实际逻辑功能，当改变这些信息或连接时器件的功能也将随之改变。可编程逻辑器件的设计过程和传统的中小规模数字电路设计也不一样，可编程数字系统，无论是 CPLD 还是 FPGA 器件都需要利用软件工具来进行设计。可编程数字系统设计总体上一般可以分为设计输入、项目处理、设计校验和器件编程这四个主要过程。下面我们将一个简单的模 60BCD 计数器为例，说明可编程数字系统设计的基本流程、概念和方法，掌握 Quartus II 软件的基本功能和操作，了解原理图输入方式的设计全过程。

一、 设计项目输入

设计输入是设计者对系统要实现的逻辑功能进行描述的过程。设计输入有多种表达方式，本次我们主要学习图形输入法。

1.1 建立工程项目

1. 打开 Quartus II，在 File 菜单中选择 New Project Wizard 项，将出现工程项目建立向导对话框。
2. 点击“Next”，进入到相应的对话框，在最上面的文本输入框中输入项目所在的目录名(注

意：不能用中文名，下同），在中间的文本输入框中输入项目名称，在最下面的文本输入框中输入最顶层模块的名称。

What is the working directory for this project?

D:\quartustest

What is the name of this project?

selector

What is the name of the top-level design entity for this project? This name is case sensitive and must exactly match the entity name in the design file.

selector

Use Existing Project Settings ...

3. 点击“Next”,进入到设计文件选择对话框，由于在本例中还没有任何设计文件，所以不选择任何文件。
4. 点击“Next”，进入到器件选择对话框，在“Family”下拉菜单中选择“Cyclone III”，在“Available Devices”列表栏中选择“EP3C5E144C8”。

Select the family and device you want to target for compilation.

Device family:

Family: Cyclone III

Devices: All

Target device:

☐ Auto device selected by the Filter

☒ Specific device selected in 'Available devices' list

Show in 'Available device' list:

Package: Any

Pin count: Any

Speed grade: Any

☒ Show advanced devices

☐ HardCopy compatible only

Available devices:

Name	Core v...	LEs	User I/...	Memor...	Embed...	PLL
EP3C5E144A7	1.2V	5136	95	423936	46	2
EP3C5E144C7	1.2V	5136	95	423936	46	2
EP3C5E144C8	1.2V	5136	95	423936	46	2
EP3C5E144I7	1.2V	5136	95	423936	46	2
EP3C5F256A7	1.2V	5136	183	423936	46	2
EP3C5F256C6	1.2V	5136	183	423936	46	2
EP3C5F256C7	1.2V	5136	183	423936	46	2
EP3C5F256C8	1.2V	5136	183	423936	46	2

5. 点击“Next”进入到第三方 EDA 工具选择对话框，在这个界面我们可以选择第三方的综

合工具、仿真工具和时延分析工具。由于在本例中我们的综合、仿真和时延分析都采用 Quartus II 内置的工具，所以在这个页面不作任何选择。


6. 点击“Next”进入到 “Summary”对话框，在这个窗口列出了前面所作设置的全部信息。

点击“Finish”完成工程项目建立过程，回到主窗口。

1.2 建立原理图输入文件

在 Quartus II 中我们可以利用 Block Editor 以原理图的形式进行设计输入和编辑。Block Editor 可以读取并编辑后缀名为“.bdf”的原理图设计文件以及在 MAX+PLUS II 中建立的后缀为“.gdf”的原理图输入文件。

1. 在 File 菜单中选择 New 项，将出现新建文件对话框。选择“Design File/Block Diagram/Schematic File”项。



2. 点击“OK”,在主界面中将打开 “Block Editor”窗口。“Block Editor”包括主绘图区和主绘图工具条两部分。主绘图区是用户绘制原理图的区域，绘图工具条包含了绘图所需要的一些工具。简要说明如下：



选择工具：用于选择图中的器件、线条等绘图元素；



插入器件：从元件库内选择要添加的元素



插入模块：插入已设计完成的底层模块；



正交线工具：用于绘制水平和垂直方向的连线；



正交总线工具：用于绘制水平和垂直方向的总线；



打开/关闭橡皮筋连接功能：按下，橡皮筋连接功能打开，此时移动元件连接在元件上的连线也跟着移动，不改变同其他元件的连接关系；



打开/关闭局部正交连线选择功能：按下时打开局部正交连线选择功能，此时可以通过用鼠标选择两条正交连线的局部；



放大和缩小工具：按下时，点击鼠标左键放大，右键缩小显示绘图工作区；



全屏显示：将当前主窗口全屏显示；



垂直翻转：将选中的元件或模块进行垂直翻转；




水平翻转：将选中的元件或模块进行水平翻转；




旋转 90 度：将选中的元件或模块逆时针方向旋转 90 度；

元件的添加：在主绘图区双击鼠标左键，弹出相应的 Symbol 对话框，在 name 栏输入需添加的元件，如 7400 或 nand2（二输入与非门），not（非门），vcc（5v 电源、高电平），gnd（接地、低电平），input（输入引脚），output（输出引脚）等，回车或点击 ok，此时在鼠标光标处将出现该元件图标，并随鼠标的移动而移动，在合适的位置点击鼠标左键，放置一个元件。也可以利用插入器件工具  来添加元器件，方法类似。

在“Libraries”栏中显示目前你已经安装的元件库，一般缺省会有 mega functions、others 和 primitives 这三个库。其中 mega functions 是参数化模块库，包含了一些参数可调、功能复杂的高级功能模块；others 库中则包含了原来 MAX+PLUS II 中的部分器件库，其中包括了大部分的 74 系列中规模逻辑器件；primitives 库是基本库包含一些基本的逻辑器件，如各种门、触发器等。




找出需要的器件名称



将器件放置在工作区

3. **命名输入输出引脚：**双击输入输出引脚的“PIN_NAME”，输入自己定义的名字即可。
4. **器件的连接和修改：**连接元器件的两个端口时，先将鼠标移到其中一个端口上，这时鼠标指示符自动变为“+”形状，然后一直按住鼠标的左键并将鼠标拖到第二个端口，放开左键，则一条连接线被画好了。如果需要删除一根连接线，可单击这根连接线使其成高亮线，然后按键盘上的“Delete”键即可。




连接好线和输入输出端口的原理图

- 注：1、连线时走线请避开元件或端口的轮廓虚线；（图中浅绿色虚框）
- 2、连线中线段可交叉，但如果出现连接点则表示两线段相连相通；
- 3、输入端通常不可悬空。
5. **保存文件：**从“File”菜单下选择“Save”，出现文件保存对话框。单击“OK”，使用默认的文件名存盘。默认的文件名为项目顶层模块名加上“.bdf”后缀。

二、设计项目处理

在完成输入后,设计项目必须经过一系列的编译处理才能转化为可以下载到器件内的编程文件。


1. 点击主工具栏上的  按钮，开始“Analysis and Synthesis”编译过程。注意应该将要编译的文件设置成顶层文件才能对它进行编译,设置方法为:点击左边 Project Navigator/files，打开 files/Device Design Files，选中要编译的 bdf 文件，点击鼠标右键，在弹出的菜单中选择 Set as Top-level Entity。




2. 在项目处理过程期间，所有信息、错误和警告将会在自动打开的信息处理窗口中显示出来。如果有错误或警告发生，双击该错误或警告信息，就会找到该错误或警告在设计文件中的位置。其中错误必须要修改，否则无法执行后续的项目处理，对于警告则要分情况处理。
3. **分配引脚：**Analysis and Synthesis 全部通过后，为了把我们的设计下载到实际电路中进行验证，还必须把设计项目的输入输出端口和器件相应的引脚绑定在一起。有两种方法可以实现这个过程，一种是给引脚分配信号，另一种则是给信号分配管脚。在此只介绍给信号分配管脚的方法：

选择菜单 Assignments→Pins，”Assignments Editor”窗口。选择菜单 View→Show All Known Pin Names，此时编辑器将显示所有的输入输出信号，其中“Node Name”列是信号列，“Location”列是引脚列，“General Function”列显示该引脚的通用功能。对于一个输入输出信号，双击对应的“Location”列，在弹出的下拉列表框内选择需要绑定的管脚号。

完成所有引脚的绑定，保存修改，此时原理图设计文件将给输入输出端口添加引脚编号。



根据需要选取合适 I/O bank



给信号分配管脚

4、布局布线、生成编程文件和时序分析：Analysis and Synthesis 和管脚分配完成后，可以点击  进行全编译

三、设计项目校验

在完成设计输入和编译后，我们可以通过软件来检验设计的逻辑功能和计算设计的内部定时是否符合设计要求。常见的设计项目校验包括功能仿真、定时分析和时序仿真。

3.1 建立输入激励波形文件（.vmf）：

在做仿真之前，必须要先建立波形激励文件，具体步骤如下：

1. 在“File”菜单中选择“New”打开新建文件对话框，在“Verification/Debugging Files”中选择“Vector Waveform File”项后选择“OK”。

2. 编辑器窗口的节点名称栏(Name)空白处单击鼠标右键，在该菜单中选择“Insert Node or Bus...”项，弹出 Insert Node or Bus 对话框，点击“Node Finder”按钮，打开 “Node Finder”对话框，单击“List”按钮可以在“Nodes Found”栏中看到在设计中的所有输入/输出信号，当选中信号时，蓝色高亮，表示被选中。单击“≥”按钮可将选中的信号移动到“ Selected Nodes”区，表示可对这些信号进行观测。点击“OK”按钮，回到“Insert Node or Bus”对话框，再点击该对话框的“OK”按钮。
3. 从菜单“File”中选择“Save ”，将此波形文件保存为默认名，扩展名“.vmf”表示仿真波形激励文件。

3.2 为输入信号建立输入激励波形：

在波形文件中添加好输入/输出信号后，就可开始为输入信号建立输入激励波形。

1. 在“Tools”菜单中选择“Options”项，打开参数设置对话框，选择“Waveform Editor”项设置波形仿真器参数。在这个对话框里我们设置“Snap to grid”为不选中，其他为缺省值即可。
2. 从菜单“Edit”下选择“End Time”项，弹出终止时间设定对话框，根据设计需要设置仿真终止时间。
3. 利用波形编辑器工具栏提供的工具为输入信号赋值，工具栏中主要按钮的功能介绍如下：



放大和缩小工具：利用鼠标左键放大/右键缩小显示仿真波形区域；



全屏显示：全屏显示当前波形编辑器窗口；



赋值“0”：对某段已选中的波形，赋值‘0’，即强 0；



赋值“1”：对某段已选中的波形，赋值‘1’，即强 1；



时钟赋值：为周期性时钟信号赋值；

4. 用鼠标左键单击“Name”区的信号，该信号全部变为黑色，表示该信号被选中。用鼠标左键单击  按钮即可将该信号设为“1”。**设置时钟信号方法：** 选中信号，单击工具条中的  按钮打开 Clock 对话框，输入所需的时钟周期，单击“OK”关闭此对话框即可生成所需时钟。
5. 选择“File”中“Save”存盘。到此完成激励波形输入。

3.3 功能仿真

可编程系统的仿真一般分为功能仿真和时序仿真。其中功能仿真，主要是检查逻辑功能是否正确。功能仿真方法如下：

1. 在“Processing”菜单下选择“Simulator Tool”项，打开 “Simulator Tool”对话框。在“Simulator Mode”下拉列表框中选择“Functional”项，在“Simulation input”栏中指定波形激励文件。
单击“Generator Functional Simulator Netlist”按钮，生成功能仿真网表文件。
2. 仿真网表生成成功后，点击“Start”按钮，开始功能仿真。仿真计算完成后，点击“Report”按钮，打开仿真结果波形。
3. 观察输出波形，检查是否满足设计要求。

3.4 时序仿真

时序仿真则是在功能仿真的基础上利用在布局布线中获得的精确延时参数进行的精确仿真，一般时序仿真的结果和实际结果非常的接近，但由于要计算大量的时延信息，仿真速度比较慢。时序仿真的详细步骤如下：

1. 在 “Simulator Tool”对话框的“Simulator Mode”下拉列表框中选择“Timing”项，在“Simulation input”栏中指定波形激励文件。

2. 点击“Start”按钮，开始时序仿真。仿真计算完成后，点击“Report”按钮，打开和功能仿真类似仿真结果波形。

四、 器件编程

器件编程是使用项目处理过程中生成的编程文件对器件进行编程的，在这个过程中可以对器件编程、校验、试验，检查是否空白以及进行功能测试。

4.2 Quartus II 器件编程

- 1、用下载电缆将计算机并口和实验设备连接起来，接通电源。
- 2、选择 Tools→Programmer 菜单，打开 Programmer 窗口。

在开始编程之前，必须正确设置编程硬件。点击“Hardware Setup”按钮，打开硬件设置窗口。

- 3、点击“Add Hardware”打开硬件添加窗口，在“Hardware type”下拉框中选择“Usb Blaster”，点击 OK 按钮确认，关闭 Hardware Setup 窗口，完成硬件设置。

- 4、将 Program/Configure 选中。

- 5、点击“Start”按钮，开始编程。

